Spiacenti, l'offerta non è più disponibile,
ma puoi eseguire una nuova ricerca o esplorare offerte simili:

Responsabile Ricerca, Studi E Sviluppo

Responsabile Centro, Studi e Ricerca La Fondazione SOS il Telefono Azzurro ETS dal 1987 è impegnata nella difesa dei bambini e degli adolescenti da ogni form...


Da Sos Il Telefono Azzurro Ets - Lazio

Pubblicato a month ago

Universita' Di Roma La Sapienza, 6 Ricercatore

Bando e allegati Si comunica che presso l'Universita' di Roma «La  Sapienza»  sono indette, ai sensi dell'articolo 24, commi 1-bis e 3, della  legge  30 dice...


Da Università «La Sapienza» Di Roma - Lazio

Pubblicato a month ago

Universita' Di Roma La Sapienza, 17 Ricercatore

Bando e allegati Si comunica che presso l'Universita' di Roma «La  Sapienza»  sono indette, ai sensi del novellato art. 24,  comma  3,  della  legge  30 dice...


Da Università «La Sapienza» Di Roma - Lazio

Pubblicato a month ago

Operatore Area Sterile Ambito Ricerca E Sviluppo

Siamo alla ricerca di 5 operatori area sterile per un'azienda farmaceutica in provincia di Frosinone. Il nostro cliente è specializzato nella produzione di f...


Da Manpowergroup - Lazio

Pubblicato a month ago

Verification Engineer

Verification Engineer
Azienda:

Gruppo Scai



Funzione Lavorativa:

Ricerca

Dettagli della offerta

Descrizione azienda
Nato a Torino nel 1973, il Gruppo SCAI è un network di 15 aziende che operano nel mondo dell'ICT e della System Integration, con sedi in tutta Italia e progetti di respiro internazionale. Con i ricavi che ad oggi superano i 100 Milioni di Euro, è stato caratterizzato da importanti cicli di crescita sia in termini crescita organica, oltre 1400 dipendenti, sia di nuove acquisizioni, grazie ad una forte accelerazione ed una altrettanto forte spinta verso la digital innovation e l'experience design.
Posizione
Siamo alla ricerca di un Verification Engineer con esperienza da 1 a 3 anni, per unirsi al nostro dinamico team per le sedi di Roma e Milano. Il candidato ideale sarà responsabile della verifica di progetti ASIC/FPGA in codice HDL (VHDL, Verilog, SystemVerilog), basata sui requisiti funzionali e indipendente dall'implementazione. È richiesta un'approfondita conoscenza nell'architettura dell'ambiente di verifica in linguaggio SystemVerilog, secondo la metodologia UVM, oltre alla capacità di progettare componenti di verifica UVM (UVC) e di integrarli in un ambiente di verifica più complesso.
Requisiti

Laurea in ingegneria elettronica, delle telecomunicazioni, dell'automazione industriale, della meccatronica, dell'ingegneria informatica o fisica.
Conoscenza delle architetture e dei sistemi digitali.
Esperienza con le architetture FPGA e flussi di implementazione correlati.
Conoscenza approfondita dei linguaggi HDL: SystemVerilog, Verilog e VHDL.
Competenza nella metodologia UVM.
Familiarità con gli strumenti di sviluppo FPGA: Quartus, Vivado, Libero SoC.
Simulatori: MG Questa Prime, Synopsys VCS e Verdi, Cadence Xcelium.
Abilità nella programmazione C/C++ (livello avanzato).
Conoscenza dei linguaggi di scripting Python, Bash.
Plus
Esperienza in complex Verification Environment development
Experience in development of functional models and covergroup/point and bins definition
Signal processing algorithms
Altre informazioni
Tipologia di contratto: La tipologia di contratto proposta sarà valutata in funzione dell'esperienza del candidato. Si prega di evidenziare per quali tipi di contratto ci si vuole candidare, indicando, eventualmente anche più possibilità.

#J-18808-Ljbffr


Risorsa: Allthetopbananas_Ppc

Funzione Lavorativa:

Requisiti

Verification Engineer
Azienda:

Gruppo Scai



Funzione Lavorativa:

Ricerca

Built at: 2024-09-10T17:41:24.029Z